Conclusión principal: La Ley de Moore, tal como la conocíamos —la reducción del tamaño de los transistores cada dos años—, ha alcanzado sus límites físicos y económicos. La industria de los semiconductores está reinventando el progreso mediante chiplets, apilamiento 3D, arquitecturas específicas de dominio y el codiseño de hardware, software y materiales. El rendimiento ya no se mide únicamente por el número de transistores, sino por métricas como el rendimiento por vatio y la densidad de cómputo efectiva. Este cambio marca el comienzo de una era más creativa y sistémica, donde la innovación surge de la integración, no solo de la miniaturización.
Por qué el escalado tradicional se topó con un obstáculo
Durante décadas, el progreso en los chips significó transistores más pequeños y velocidades de reloj más altas. Pero ese camino sencillo ahora está bloqueado por dos barreras:
• Física: Por debajo de los 3 nanómetros aproximadamente, el efecto túnel cuántico provoca que los electrones se filtren a través de las compuertas de los transistores, lo que degrada la fiabilidad y la eficiencia energética.
• Economía: Una planta de fabricación de última generación cuesta más de 20 mil millones de dólares, y diseñar un solo chip de vanguardia puede costar cientos de millones de dólares. La ley de escalado de Dennard —la creencia, antes aceptada, de que los transistores más pequeños reducen automáticamente la densidad de potencia— dejó de aplicarse a mediados de la década de 2000.
En resumen, la antigua fórmula de "reducir el tamaño del transistor y aumentar la frecuencia del reloj" ya no ofrece mejoras rentables.
El auge de la integración heterogénea y los chiplets
En lugar de un único chip monolítico que intenta abarcar todas las funciones, los arquitectos de chips ahora ensamblan sistemas a partir de múltiples chips especializados, un enfoque denominado integración heterogénea. En el centro de esta revolución se encuentran los chiplets: pequeños circuitos integrados modulares unidos en un único encapsulado mediante interconexiones de alta velocidad.
• Un procesador moderno podría combinar chipsets separados para la CPU, los gráficos, la aceleración de IA y la entrada/salida, cada uno fabricado en su nodo de proceso óptimo.
• Los defectos se limitan a un solo chip en lugar de desechar un chip grande completo, lo que mejora drásticamente el rendimiento de la fabricación y reduce los costos.
• Ejemplos: Procesadores EPYC y Ryzen de AMD, Meteor Lake de Intel y chips Ultra de la serie M de Apple.
El estándar abierto Universal Chiplet Interconexión Express (UCIe), respaldado por más de 120 empresas, tiene como objetivo crear un ecosistema plug and play donde los chiplets de diferentes proveedores se combinen a la perfección, de forma muy similar a los periféricos estandarizados por USB.
Apilando hacia arriba: Embalaje 3D
Si los transistores no se pueden empaquetar con mayor densidad en dos dimensiones, la siguiente frontera es la tercera. El empaquetado 3D avanzado apila múltiples capas de silicio verticalmente, conectadas por microestructuras. a través de vías de silicio (TSV).
• El apilamiento acorta la distancia de transmisión de datos, reduciendo la latencia y el consumo de energía, al tiempo que aumenta el ancho de banda.
• La técnica más avanzada, la unión híbrida, fusiona las almohadillas de cobre entre chips apilados sin protuberancias de soldadura, logrando conexiones con un paso submicrométrico.
• La gama de productos “X Cube” de Samsung y “3D Fabric” de TSMC está impulsando esta tecnología hacia la producción en masa.
El resultado: procesadores donde la computación y la memoria se fusionan en un único bloque tridimensional, ofreciendo niveles de rendimiento que la escalabilidad planar tradicional jamás podría alcanzar.
Arquitecturas específicas de dominio: hardware diseñado específicamente para la tarea.
Los procesadores de propósito general están dando paso a chips que incorporan aceleradores de hardware dedicados y adaptados a tareas específicas.
• TPUs de Google y El motor neuronal de Apple acelerar el aprendizaje automático.
• El superchip Grace Hopper de NVIDIA Combina una CPU, una GPU y memoria de alto ancho de banda, optimizadas para el entrenamiento de grandes modelos de lenguaje.
La era de los chips universales está llegando a su fin. Las colecciones heterogéneas de procesadores específicos para cada tarea, integrados en un único encapsulado, ofrecen ahora los mejores resultados.
La revolución del codiseño: hardware, software y materiales.
El progreso depende cada vez más de la innovación simultánea en todas las disciplinas.
• Nuevos materiales: El rutenio está sustituyendo al cobre en capas de interconexión críticas para lograr una menor resistencia a escalas diminutas. El nitruro de galio (GaN) y el carburo de silicio (SiC) están sustituyendo al silicio en la electrónica de potencia para conseguir una mayor eficiencia.
• Software y compiladores Se están rediseñando para distribuir el código de forma óptima entre grupos de chiplets heterogéneos.
• La propia IA Ahora, herramientas como DSO.ai de Synopsys ayudan a diseñar chips y utilizan el aprendizaje por refuerzo para explorar espacios de diseño y optimizar planos, lo que puede reducir en semanas el ciclo de diseño.
Esta estrecha interconexión entre hardware, software y materiales es el nuevo motor de la innovación en chips.
Nuevas métricas para una nueva era
La definición de progreso ha cambiado:
• Rendimiento por vatio
• Densidad de cálculo efectiva
• Ancho de banda de memoria por julio
• Costo total de propiedad
Un chip con menos transistores puede ofrecer un mejor rendimiento en situaciones reales gracias a una arquitectura y un empaquetado más inteligentes. La industria mide cada vez más el éxito por la eficacia con la que resuelve problemas reales —como renderizar un videojuego, entrenar un modelo de lenguaje complejo o analizar imágenes médicas en el dispositivo— y no solo por la cantidad de transistores.
Conclusión
La sencilla carrera de transistores que definió la Ley de Moore durante más de 50 años ha dado paso a un enfoque más rico y multidimensional. La nueva Ley de Moore se basa en chiplets, apilamiento 3D, aceleradores específicos de dominio y diseño conjunto profundo.
